|
|
设
备
管
理
网
s
b
g
l
.
j
d
z
j
.
c
o
m
|
 |
三相全数字移相触发电路 |
|
|
| 三相全数字移相触发电路 |
|
作者：佚名 文章来源：不详 点击数： 更新时间：2008-9-24 11:33:47  |
|
1移相触发电路工作原理
整个电路按功能可分为A／D转换模块（9bit－A／D）、移相模块（phase＿shift）、脉冲产生模块（pulse＿gen）、缺相保护模块（portect）、时钟模块（clock）、输出模块（out）等六个模块。其电路原理框图如图1所示。
该电路在工作时，首先使正弦交流电压经过过零比较器以产生工频方波A并进入移相模块，同时将外部控制电压经过A／D转换的数字量也送入移相模块，然后由移相电路根据A／D转换的结果和相对于工频方波的正负半周移动相应的角度后产生一窄脉冲PA（PA1、PA2）；再在PA的上升沿来触发脉
冲产生电路以在相同的位置产生要求的脉宽的脉冲GA（GA1、GA2）；此脉冲经过时钟电路调制后产生要求的输出OUT（OA1，OA2）。其工作波形如图2所示（移相150°，双窄脉冲模式）。
另外，缺相保护电路可对三相电源的相序和缺相进行检测，当缺相或相序混乱时，保护模块将输出控制信号，禁止输出并给出相应的指示。
移相角度由外界控制电压Vcon控制；采样脉冲Sample＿pulse可由施密特电路产生，通过调整电阻和电容值可获得任意的采样频率。
2移相模块的设计
2．1设计思想
如前所述，移相电路的功能是在外界控制电压的控制下相对于输入工频方波信号移动相应的角度后产生一触发脉冲。因此，关键问题是如何将控制电压转换为相应的角度。
首先将控制电压设定为0～2．93V，然后采用9bit A／D对其进行量化。由于9bit A／D的分辨率为0．01V，所以在0～2．93V之间将会有300个二进制
数。如果CLK的频率为30kHz，那么当输入满度控制电压为2．93V时，其A／D转换结果将为300，此时减法计数器输出信号的翻转将会出现在10ms处，这一点恰好对应于工频方波的180°处。这样，当控制电压在0～2．93V之间变化时，计数器信号的翻转将会平滑地出现在0～180°之间。
2．2具体电路
具体的移相模块触发电路如图3所示。图4所示是其工作波形。工作时，工频方波从A点进入，在A出现上升沿之前，电容C2已充满电，这使得C2上的电压为VDD，并在反相后与A异或，以使A1点为低电平。当A上跳为高电平时，NMOS管导通，电容C2通过NMOS管放电。由于C2放电需要一段时间,因此C2上还要维持一段时间的高电平，在这段时间内，由于A仍为高电平，所以A1点输出低电平。当C2放电完毕后，C2上为低电平，反相后与A异或，A1点又变为低电平。因此在A上升沿的附近，A1点将输出一个正脉冲。同样的道理，在A的下降沿附近，A1点也会输出一个正脉冲。在A1正脉冲的作用下，来自9bit A／D的数据被送入减法计数器，由于此时A2为低电平，从而将或门I44打开,计数器开始计数。计数完成后，A2输出高电平，并封锁或门I44而停止计数。与A1点的情况类似，在A2出现上升沿时，A3又输出一个正脉冲（见图4所示）。最后A3分别与A和与非，这样就得到了相对与A点方波正负半周移动一定角度后的触发脉冲A＋和A－。
另外，电路中的ON为零相移控制端，当ON为低电平时，电路处于正常移相状态；当ON为高电平时，电路处于零相状态。
3结论
本文介绍了一种三相全数字移相触发电路的设计方案，其电路的输出对应于输入正弦信号的正负半周在0～180°的范围内平滑地移动，分辨率为0．6°。另外，电路中还设置了缺相保护模块，从而使电路工作更加可靠。由于电路中绝大部分是数字电路，因此该电路还具有精度高、稳定性好、便于集成等特点。
参考文献
1．John M．Yarbrough．数字逻辑应用于设计．北京：机械工业出版社，2000
2．王国定．CMOS模拟集成电路的应用．上海：上海科技出版社，1985
3．Cadence User Manual．Cadence，1997
|
|
| 资讯录入：admin 责任编辑：admin |
|
|
上一篇资讯： 永磁直线同步电动机等效电路参数计算
下一篇资讯： 二相步进电机驱动集成电路SAA1042的应用 |
|
|
| 【字体：小 大】【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 |
|
 网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！） |
|
|
|
|
|
